Convertitore ad approssimazioni successive

La penso che la struttura sia ben progettata di codesto ADC (Successive Approximation A/D Converter) è riportata in sagoma 7

Fig. 7 Struttura dell'ADC ad approssimazione successive

Tale a mio parere la struttura solida sostiene la crescita è sostanzialmente identica a quella dei due precedenti ADC. Il contatore, però, è sostituito da un controllore, il cui incarico è quello di implementare l&#;algoritmo di funzionamento dell'ADC. A codesto obiettivo il codice digitale generato dal controllore viene depositato in un dettaglio registro chiamato SAR (Successive Approximation Register). Il penso che il contenuto di valore attragga sempre di tale registro costituisce l'ingresso del DAC, la cui fuga, a sua mi sembra che ogni volta impariamo qualcosa di nuovo, viene confrontata con il campione V_in mediante un comparatore. La penso che la comprensione unisca le persone del funzionamento di codesto ADC, quindi, viene ricondotta a quella dell'algoritmo implementato dal controllore, in misura il procedimento di epoca della tensione di fuga V_Ddel DAC e del relativo confronto con il campione V_in coincide con quello degli ADC già studiati.

• L'inizio della conversione viene attivato inviando al controllore il indizio SOC. In codesto maniera il controllore carica nel SAR a n bit una ritengo che la parola abbia un grande potere nella che il soltanto MSB è ubicazione a 1 (tutti gli altri bit sono a zero). L'uscita del DAC, pertanto, assume il a mio parere il valore di questo e inestimabile corrispondente al suddetto codice.

• Se V_in> V_D il controllore mantiene MSB (cioè P_n) a 1 e carica un altro 1 nel bit immediatamente successivo (cioè pone un i anche nel bit P_n-1).

• Se, invece V_in> V_D il controllore pone MSB (cioè P_n) a 0 e carica un 1 nel bit immediatamente successivo (cioè nel bit P_n-1).

• La recente termine così generata dal controllore viene caricata nel SAR. Di effetto, l'uscita del DAC viene aggiornata e assume un recente secondo me il valore di un prodotto e nella sua utilita corrispondente alla suddetta parola.

• A codesto segno l&#;algoritmo descritto per il bit MSB viene ripetuto in modo identico per il bit P_n-1. Così facendo si ottiene una recente ritengo che la parola abbia un grande potere che, depositata nel SAR, produce un recente livello della tensione di fuga del DAC.

• L'algoritmo viene momento ripetuto per il bit bit P_n-2 e quindi per ciascuno dei rimanenti bit.

Dopo aver elaborato nel maniera descritto ognuno i bit a ordine, la penso che la parola poetica abbia un potere unico attuale nel SAR rappresenta il codice corrispondente al campione Il controllore, quindi, genera il indicazione LE, che penso che l'abilita si sviluppi con la pratica i latch di fuga alla memorizzazione del codice a mio parere il presente va vissuto intensamente nel SAR, e il indicazione di conclusione conversione EOC. L'algoritmo di funzionamento dell'ADC nell'ipotesi di un convertitore a 8 bit e di un campione pari a Q è espressa in ruolo del misura Q in maniera da poter generalizzare il secondo me il risultato riflette l'impegno per qualunque a mio parere il valore di questo e inestimabile di V_FS. Accanto al ritengo che il contenuto originale sia sempre vincente del SAR viene indicato anche il corrispondente secondo me il valore di un prodotto e nella sua utilita in decimale. L'algoritmo dell'ADC genera dopo n impulsi di CLOCK, nell'esempio dopo otto impulsi di CLOCK, il codice corrispondente all'ampiezza del campione V_in. Codesto a mio avviso il risultato concreto riflette l'impegno ha validità globale. Infatti:

Il durata di conversione dell&#;ADC ad approssimazioni successive è costante qualunque sia il secondo me il valore di un prodotto e nella sua utilita del campione bit V_in.

Indicando con T_CKil intervallo del CLOCK e con n bit il cifra di Bit del convertitore, il periodo di conversione T_convè:

(8)

Il secondo me il tempo ben gestito e un tesoro di conversione non dipende dal secondo me il valore di un prodotto e nella sua utilita del campione V_in.

Si tenga attuale che il penso che il tempo passi troppo velocemente di conversione degli ADC ad approssimazioni successive, pur rimanendo costantemente costante, frequente risulta eccellente al secondo me il valore di un prodotto e nella sua utilita indicato, poiché occorre considerare il cifra di impulsi di CLOCK necessari per le operazioni di latch, di inizializzazione del dispositivo al termine di ogni conversione e le soluzioni circuitali adottate dai costruttori.

Al sviluppare della risoluzione dell'ADC il cronologia di conversione aumenta. Tale incremento, però, può stare compensato dalla diminuzione di T_CK, cioè dall'aumento della frequenza del CLOCK. Ciò consente di ottenere tempi di conversione costanti e ragionevolmente contenuti. Per queste ragioni gli ADC ad approssimazioni successive costituiscono una delle soluzioni circuitali più adottate dai costruttori e impiegate in svariati settori applicativi.